Download BAB III

BAB III
ANALISA DAN PEMBAHASAN
KABEL USB NETWORK/BRIDGE
3.1 Blok Diagram Koneksi Kabel USB Network/Bridge
Koneksi jaringan antara dua komputer tanpa Ethernet Card melalui port USB
dengan menggunakan kabel USB Network/Bridge dapat digambarkan dengan blok
diagram sebagai berikut :
Gambar 3.1. Blok diagram kabel USB Network/Bridge.
Dari gambar blok diagram koneksi kabel USB Network/Bridge diatas dapat
dideskripsikan bahwa USB Host Controller pada kedua komputer saling terhubung
melalui kabel USB Network/Bridge dengan IC Bridge PL 2501 sebagai peralatan
yang mengatur komunikasi data. USB Host Controller kedua komputer melalui
48
49
pengantarmukaan port USB terhubung dengan tranceiver IC Bridge PL 2501, dan
transmisi data melalui bulk FIFO sebagai buffer.
3.1.1 USB Host Controller Pada Komputer
Terdapat dua jenis pengantarmuka USB Host Controller dalam sistem
komputer, yaitu UHCI (Universal Host Controller Interface) atau OHCI (Open Host
Controller Interface) yang mengatur peralatan USB full/low speed dalam hal ini USB
1.1, dan EHCI (Enhanced Host Controller Interface) yang mengatur peralatan USB
hi-speed dalam hal ini USB 2.0 dimana kabel USB Network/Bridge termasuk
didalamnya.
Berikut ini adalah gambar blok diagram USB host controller pada komputer :
Gambar 3.2. Blok diagram USB Host Controller.
USB UHCI/OHCI digunakan untuk mengatur penggunaan port USB semua
peralatan full dan low speed agar terhubung dengan root port USB. Sementara
peralatan USB hi-speed selalu diarahkan dan dikendalikan oleh USB EHCI. Ketika
50
USB Enhanced Host Controller ini telah terkonfigurasi, maka semua root port USB
akan dikendalikannya. USB Enhanced Host Controller akan menginisialisasi semua
peralatan USB yang terpasang pada port USB, kemudian menginstal driver yang
diperlukan agar peralatan tersebut dapat bekerja dengan semestinya.
USB Enhanced Host Controller ini juga memilliki control bit tambahan pada
masing-masing port register untuk mengatur logika routing. Sebagai contoh jika
terdeteksi peralatan USB yang terpasang pada port USB adalah peralatan full/low
speed, maka USB Enhanced Host Controller akan melepas pengendalian port tersebut
(termasuk pengendalian kepada peralatan) dan memberikannya kepada USB
Universal/Open Host Controller. Untuk port USB tersebut terjadi penginisialisasian
ulang peralatan USB hingga dapat dikendalikan oleh USB Universal/Open Host
Controller. Demikian sebaliknya untuk peralatan USB hi-speed, maka USB Enhanced
Host Controller akan tetap mengendalikan port tersebut dan menginisialisasi
peralatan hingga dikendalikan oleh USB Enhanced Host Controller.
3.1.1.1 Arsitektur USB EHCI
Arsitektur antarmuka dari USB Enhanced Host Controller didefinisikan ke
dalam tiga ruang yaitu :
 Ruang konfigurasi register PCI, digunakan untuk penghitungan komponen
sistem dan manajemen tenaga listrik pada komponen yang terhubung.
51
 Ruang register I/O Memory-Based, implementasi untuk parameter dan
kemampuan khusus dan ditambah dengan kontrol operasional dan status
register. Ruang ini pada umumnya ditunjukkan sebagai ruang I/O, maka
harus diimplementasikan sebagai ruang pemetaan memori I/O.
 Ruang jadwal (schedule) Shared-Memory, ruang ini adalah pengalokasian
memori khusus untuk penjadwalan periodik dan asynchronous.
Ketiga ruang antarmuka USB Enhanced Host Controller tersebut diilustrasikan
dengan blok diagram berikut :
Gambar 3.3. Arsitektur antarmuka USB EHCI.
Pada blok diagram tersebut ruang register konfigurasi PCI mengatur pemberian
alamat dasar antarmuka port USB yang akan digunakan oleh ruang I/O register
memory-based. Pada ruang register konfigurasi PCI terutama blok USB Enhanced
52
Host Controller yang terhubung langsung dengan register operasional untuk mengatur
jadwal periodik dan asynchronous pada ruang jadwal shared-memory.
Antarmuka USB Enhanced Host Controller memungkinkan USB software
driver mengijinkan atau tidak untuk mengakses jadwal periodik atau asynchronous
pada ruang jadwal. Ketika sistem operasi akan mengakses peralatan USB, USB
Enhanced Host Controller akan mengirimkan paket SOF (Start of Frame). Namun
ketika sistem operasi tidak mengakses peralatan USB, maka USB Enhanced Host
Controller tidak akan mengakses ruang jadwal, sehingga kinerja CPU menjadi
efisien.
3.1.1.2 Struktur Data USB EHCI
Terdapat dua struktur data yang mengatur dalam transfer data pada USB
Enhanced Host Controller, yaitu : Isochronous dan Queue Head.
3.1.1.2.1 Isochronous
Struktur data ini digunakan untuk transfer data peralatan USB Hi-speed dan
Full speed. Struktur data ini hanya digunakan oleh jadwal periodik. Format struktur
data isochronous pada periodic frame list link pointer disebut Next Link Pointer.
Berikut ini adalah blok diagram deskripsi struktur data isochronous :
Gambar 3.4. Struktur deskripsi isochronous.
53
Berikut ini adalah blok diagram control dan status transaksi isochronous :
Gambar 3.5. Control dan status transaksi isochronous.
Ket :
Host controller R/W
Host controller Read Only
* Field ini akan dimodifikasi oleh USB host controller jika transaksi OUT.
Tabel berikut ini akan mendeskripsikan fungsi daftar control dan status bit-bit
pada struktur data isochronous untuk peralatan USB Hi-speed :
Bit
Deskripsi
31~28
Bit ini menyimpan status transaksi yang dilakukan oleh Host Controller.
 Bit 31 (Aktif), diset nilai bit 1 oleh sistem maka Host Controller akan
mengeksekusi transaksi.
 Bit 30 (Data Buffer Error), diset nilai bit 1 oleh Host Controller maka
Host Controller tidak dapat menerima data yang datang atau tidak
dapat mengirim data cukup cepat selama transmisi data.
54
 Bit 29 (Pendeteksi pesan), diset nilai bit satu oleh Host Controller jika
mendeteksi pesan yang dihasilkan oleh struktur isochronous.
 Bit 28 (Transaksi error), diset satu oleh Host Controller ketika Host
Controller tidak menerima data validasi dari peralatan USB. Data ini
diset hanya untuk transaksi IN.
27~16
Panjang transaksi, untuk transaksi OUT berisi data dari Host Controller
yang akan dikirimkan ke peralatan USB. Untuk transaksi IN berisi data
dari peralatan USB yang akan diterima oleh Host Controller.
15
Interup On Complete (IOC), Bit interupsi ketika nilai bit 1 maka
transaksi telah selesai, maka Host Controller akan memunculkan
kembali batas interupsi untuk transaksi berikutnya.
14~12
Bit diset oleh sistem untuk buffer pointer yang akan digunakan untuk
prosedur pengalamatan memori transaksi.
11~10
Offset transaksi, berisi byte yang merangkai ke buffer pointer yang akan
digunakan untuk transaksi.
Tabel 3.1. Tabel fungsi bit control dan status deskripsi isochronous.
Berikut ini adalah blok diagram dari buffer pointer yang digunakan pada
transaksi isochronous oleh host controller :
55
Gambar 3.6. Buffer pointer transaksi isochronous.
Ket :
Host controller Read Only
Tabel berikut ini akan mendeskripsikan fungsi daftar buffer pointer bit-bit pada
struktur data isochronous untuk transfer data peralatan USB Hi-speed :
Bit
Deskripsi (Page 0)
31~12
Buffer pointer (page 0) yang menunjukkan pengalamatan pada fisikal
memori.
11~8
EndPt, berisi bit untuk memilih endpoint tertentu dari peralatan untuk
melayani sumber atau tujuan transaksi data.
7
Reserved, sistem akan mendeteksi bit bernilai 0
6~0
Alamat peralatan, berisi bit alamat peralatan yang digunakan sebagai
sumber atau tujuan transaksi data.
56
Bit
Deskripsi (Page 1)
31~12
Buffer pointer (page 1) yang menunjukkan pengalamatan pada fisikal
memori.
11
Arah transaksi, 0 = OUT 1 = IN. Field ini meng-encode-kan transaksi
apakah IN atau OUT.
10~0
Ukaran maksimum paket data, field ini digunakan untuk high bandwidth
endpoint dimana lebih dari satu transaksi setiap deskripsi transaksi
isochronous.
Bit
Deskripsi (Page 2)
31~12
Buffer pointer (page 2) yang menunjukkan pengalamatan pada fisikal
memori.
11~2
Reserved, sistem akan mendeteksi bit bernilai 0
1~0
Multi, field ini berisi bit yang mengindikasikan jumlah transaksi yang
harus dieksekusi oleh host controllr setiap deskripsi transaksi
isochronous.
00 : reserved 01 : 1 transaksi
10 : 2 transaksi
11 : 3 transaksi
Bit
Deskripsi (Page 3~6)
31~12
Buffer pointer (page 3~6) yang menunjukkan pengalamatan pada fisikal
memori.
11~0
Reserved, sistem akan mendeteksi bit bernilai 0
Tabel 3.2. Tabel fungsi bit buffer pointer deskripsi isochronous.
57
3.1.1.2.2 Queue Head
Struktur data ini digunakan untuk transfer data peralatan USB Hi-speed, Full
speed, dan Low speed. Struktur data ini digunakan untuk mengatur data control, bulk,
dan interupt. Struktur queue head terdiri dari karakteristik dan kegunaan endpoint
statis serta area kerja dari setiap bus transaksi untuk endpoint yang dieksekusi.
Berikut ini adalah blok diagram dari deskripsi queue head :
Gambar 3.7. Struktur data Queue Head.
Ket :
Host controller R/W
Host controller Read Only
* Field ini akan dimodifikasi oleh USB Host Controller jika transaksi OUT.
Tabel berikut ini akan mendeskripsikan fungsi bit-bit pada struktur data queue
head :
58
Bit
Deskripsi (03-00H)
31~5
Next qTD Element Pointer, field ini berisi alamat fisikal memori queue head
yang akan diproses.
4~1
Reserved, sistem akan mendeteksi bit bernilai 0
0
Terminate, field ini memberitahukan Host Controller validasi queue head
yang akan diproses. Bit 0 = valid, 1 = tidak valid.
Bit
Deskripsi (07-04H)
31~5
Next qTD Element Pointer alternatif, field ini berisi alamat fisikal memori
queue head yang akan diproses ketika eksekusi Next qTD Element Pointer
bentrok (pada transaksi IN).
4~1
Reserved, sistem akan mendeteksi bit bernilai 0
0
Terminate, field ini memberitahukan Host Controller validasi queue head
yang akan diproses. Bit 0 = valid, 1 = tidak valid.
Bit
Deskripsi (0B-08H)
31
Data toggle, kegunaan bit ini tergantung pada data toggle bit control pada
queue head.
30~16 Total transfer byte, field ini berisi jumlah byte yang sukses ditransfer. Jumlah
maksimum yang dapat disimpan field ini adalah 5*4Kbyte.
15
Interup On Complete (IOC), Bit interupsi ketika nilai bit 1 maka transaksi
telah selesai, maka Host Controller akan memunculkan kembali batas
59
interupsi untuk transaksi berikutnya.
14~12 Current_Page, field ini digunakan sebagai indeks untuk queue head buffer
pointer list.
11~10 Error_Counter, field ini digunakan untuk menghitung berturut-turut error
yang terdeteksi ketika mengeksekusi queue head.
9~8
PID, field ini berisi Packet ID yang akan digunakan untuk transaksi, bit
encodenya adalah :
7~0
00 : sinyal token OUT
10 : sinyal token SETUP
01 : sinyal token IN
11 : reserved
Status, field ini digunakan oleh Host Controller untuk berkomunikasi untuk
eksekusi perintah individual ke Host Controller driver. Field ini berisi status
dari transaksi terakhir yang dilakukan.
Bit
Deskripsi (Page 0-4)
31~12 Buffer pointer (page 0~4) yang menunjukkan pengalamatan pada fisikal
memori.
11~0
Current_Offset (Reserved), sistem akan mendeteksi bit bernilai 0
Tabel 3.3. Tabel fungsi bit pada deskripsi queue head.
60
3.1.1.3 Transfer Data USB EHCI
Terdapat dua jenis kategori transfer data yang diatur oleh USB Enhanced Host
Controller yaitu peroidik dan asynchronous. Transfer data secara periodik meliputi
isochronous dan interupsi, sedangkan asynchronous meliputi kontrol dan bulk.
3.1.1.3.1 Jadwal Peroidik
Jadwal periodik adalah berdasarkan pada penunjuk array yang disebut dengan
Periodic Frame List. Referensi jadwal periodik adalah berasal dari ruang register
operasional menggunakan alamat register PERIODICLISTBASE dan register
FRINDEX.
Kombinasi register PERIODICLISTBASE dan register FRINDEX menghasilkan
penunjuk memori (memory pointer) yang akan membentuk frame list link pointer
yang mengarahkan Host Controller kepada bagian kerja pertama di jadwal periodic.
Frame list link pointer selalu menunjukkan objek memori sebesar 32-byte,
sebagaimana pada gambar berikut ini :
Gambar 3.8. 32-byte Frame List Link Pointer
Field T-bit adalah Least Significant Bit dengan nilai 0, sehingga ketika sistem
mengubah ke nilai 1 maka USB Enhanced Host Controller tidak akan mengakses
frame list link pointer.
61
Untuk field Typ memiliki nilai pada tabel berikut ini :
Nilai (Biner)
Deskripsi
00
Digunakan hanya untuk transfer data isochronous pada peralatan
USB Hi-speed.
01
Digunakan hanya untuk transfer data interupsi pada peralatan USB.
10
Digunakan hanya untuk transfer data isochronous pada peralatan
USB Full-speed.
11
Digunakan hanya untuk transfer data interupsi pada peralatan USB
Full dan Low speed.
Tabel 3.4. Tabel nilai field Typ pada frame list link pointer.
Periodic Frame List adalah array dari kumpulan frame list link pointer yang
sejajar. Berikut ini adalah blok diagram dari transfer data pada jadwal periodik :
Gambar 3.9. Organisasi jadwal periodik.
62
3.1.1.3.2 Jadwal Asynchronous
Jadwal
transfer
data
secara
asynchronous
adalah
daftar
lingkaran
(Asynchronous list) sederhana. Asynchronous list adalah dimana semua jenis transfer
bulk dan kontrol diatur. Asynchronous list menggunakan alamat register
ASYNCLISTADDR. USB Host Controller menggunakan daftar ini hanya jika sudah
mencapai akhir dari periodic list, atau periodic list tidak tersedia, atau periodic list
dalam keadaan kosong. Register ASYNCLISTADDR adalah penunjuk (pointer)
sederhana kepada queue head bulk/control berikutnya. Implementasi ini adalah murni
pelayanan round-robin untuk semua queue head bulk/control yang terhubung dengan
asynchronous list. Berikut ini adalah blok diagram transfer data pada jadwal
asynchronous :
Gambar 3.10. Organisasi jadwal asynchronous.
Ketika
USB
Enhanced
Host
Controller
mulai
mengakses
register
ASYNCLISSADDR yaitu dengan membaca referensi struktur data yang pertama dan
mengeksekusi transaksi kemudian melanjutkan membaca daftar link berikutnya yang
dimiliki register tersebut sampai semua transaksi selesai dieksekusi. Kronologi model
63
pemprosesan queue head oleh USB Host Controller pada umumnya adalah sederhana
yaitu :
1. Membaca queue head yang ditunjukkan oleh pointer.
2. Mengeksekusi transaksi.
3. Menulis kembali hasil dari transaksi.
4. Membaca queue head berikutnya yang telah ditunjukkan oleh pointer.
3.1.2 Blok Diagram Fungsional IC Bridge PL 2501
Kabel USB Network/Bridge dengan IC Bridge PL 2501 memiliki blok diagram
fungsional sebagai berikut :
Gambar 3.11. Blok diagram fungsional IC Bridge PL 2501.
64
Dalam blok diagram fungsional tersebut dapat dideskripsikan menjadi dua blok
fungsional yaitu : USB Transceiver, dan Core Controller.
3.1.2.1 Blok USB Transceiver
Berikut ini adalah gambar blok diagram dari USB Transceiver :
Gambar 3.12. Blok diagram USB Transceiver.
Dalam blok USB Transceiver terbagi menjadi tiga bagian yaitu :
 USB 2.0 PHY UTMI (Universal Transceiver Macrocell Interface)
Berfungsi sebagai sinyal transfer antara D+/D- pada Host Controller dengan
peralatan USB.
 SIE (Serial Interface Engine)
Berfungsi menangani CRC (Cyclic Redudancy Check), paket dan transaksi
data.
 Logic Device (Peralatan Logika)
Befungsi mengdecode endpoint dan mengatur konfigurasi register serta aplikasi
untuk peralatan.
65
3.1.2.1.1 Blok USB 2.0 UTMI
Blok ini berada pada lapisan Physical Layer, menangani sinyal transfer antara
D+/D- dari Host Controller ke peralatan USB maupun sebaliknya. Universal
Transceiver Macrocell Interface didesain untuk implementasi peralatan High
Speed/Full Speed, hanya Full Speed, dan hanya Low Speed. Dari implementasi ketiga
pilihan tersebut memberikan SIE untuk menggunakan kecepatan USB Transceiver
yang manapun.
Pada implementasi peralatan High Speed/Full Speed, transceiver dapat bekerja
pada kecepatan 480 Mbps (High Speed) atau 12 Mbps (Full Speed). Pada peralatan
seperti ini tergantung kepada kecepatan port USB pada komputer, sehingga pada
peralatan terdapat mode switch jika port tidak mendukung kecepatan tinggi. Untuk
implementasi peralatan hanya Full Speed dan hanya Low Speed tidak terdapat switch
mode karena tidak ada kecepatan transfer lainnya pada peralatan tersebut.
Implementasi transceiver pada IC Bridge PL 2501 adalah High Speed/Full Speed atau
USB 2.0 Transceiver.
3.1.2.1.2 Blok SIE
Blok SIE ini dibagi menjadi dua sub-blok diagram yaitu Control Logic dan
Endpoint Logic. SIE control logic berisi USB PID (Packet ID) dan logika
pendeteksian alamat untuk mengendalikan paket dan transaksi USB. Sementara
66
endpoint logic berisi tentang spesifik endpoint, pendeteksian jumlah endoint yang
digunakan, dan pengendalian FIFO. Fungsi yang ditangani oleh SIE meliputi :
 Pengenalan paket data serta mengurutkan transaksi data.
 Pendeteksi atau pembangkit sinyal SOP (Start of Packet), EOP (End of Packet),
RESET, dan RESUME.
 Pemisahan data.
 NRZI (Non Return Zero Invert) data encoding/decoding dan pengisian bit.
 Pemeriksa dan pembangkit CRC (Cyclic Redundancy Checks).
 Pembangkit dan pemeriksa/decoding paket ID.
 Pengubahan serial-paralel atau paralel-serial.
Berikut ini adalah blok fungsional dari SIE :
Gambar 3.13. Blok diagram fungsional SIE.
67
Dari blok diagram fungsional SIE tersebut dapat dideskripsikan berikut ini :
 Clock Multiplier, modul ini menghasilkan internal clock yang digunakan oleh
transceiver untuk menentukan kecepatan yang akan digunakan oleh SIE. Selain
itu menghasilkan sinyal CLK, dimana semua sinyal transfer data disinkronisasi
dengan sinyal CLK tersebut.
 HS/FS DLL (Delay Line PLL) dan Data Recovery, Delay Line PLL ini
mengekstrak clock dan data yang melalui USB 2.0 transceiver interface untuk
dapat diterima oleh pendeserialisasi. Data yang dihasilkan oleh DLL ini
disinkronisasi dengan sinyal CLK yang dihasilkan oleh Clock Multiplier.
 Elasticity Buffer, buffer ini digunakan untuk mengimbangi perbedaan antara
sinyal clock pengiriman (transmitting) dan penerimaan (receiving).
 Mux, blok mux ini berfungsi mengarahkan data yang diterima ke NRZI (Non
Return Zero Invert) Decoder.
 NRZI Decoder, blok NRZI Decoder ini mengubah sinyal biner dari USB Host
Controller menjadi sinyal fisik agar dapat ditransmisikan melalui kabel USB
Network/Bridge.
 NRZI Encoder, blok NRZI Encoder ini mengubah sinyal fisik dari kabel USB
Network/Bridge menjadi sinyal biner agar dapat diterima oleh USB Host
Controller.
 Bit Stuffer dan Unstuffer, blok ini berfungsi untuk pengisian bit paket data yang
akan ditransmisikan dan pengeluaran bit paket data yang diterima.
68
 Shift Register dan Hold Register, blok ini memiliki dua tipe yaitu Serial In –
Parallel Output (SIPO) yang digunakan untuk mengirim data, dan Parallel In –
Serial Output (PISO) yang digunakan untuk menerima data.
3.1.2.1.3 Blok Logic Device
Blok ini berfungsi mengkonfigurasi dan membaca endpoint yang digunakan
untuk transmisi paket data. Dalam hal ini logic device pada IC Bridge PL 2501
mengatur dua fungsi endpoint, pada transceiver A endpoint dikonfigurasi OUT yaitu
paket data ditransmisikan dari USB Host Controller ke kabel USB Network/Bridge
dan pada transceiver B endpoint dikonfigurasi IN yaitu paket data ditransmisikan dari
kabel USB Network/Bridge ke USB Host Controller.
3.1.2.2 Blok Core Controller
Pada blok core controller IC Bridge PL 2501 kabel USB Network/Bridge,
terdiri dari tiga bagian utama yaitu :
 Bulk FIFO
Berfungsi sebagai buffer dua arah (bi-directional) pada transfer data yang
melalui IC Bridge PL 2501.
 BMU (Buffer Management Unit)
Berfungsi menangani dan mengatur aliran data baik data control, interupt,
maupun bulk termasuk data control/interupt yang melalui FIFO.
69
 MCU (Multipoint Control Unit)
Dalam IC Bridge PL 2501 ini terdapat dua buah MCU, yaitu MCU I/F dan
turbo 8032 MCU. MCU I/F berfungsi dan bertanggungjawab atas pengaksesan
memori internal. Selain itu juga berkomunikasi dengan turbo 8032 MCU dalam
memproses transaksi data.
3.1.2.2.1 Bulk FIFO
Berikut ini adalah gambar struktur FIFO pada IC Bridge PL 2501 kabel USB
Network/Bridge :
Gambar 3.14. Struktur endpoint FIFO kabel USB Network/Bridge.
70
FIFO pada IC Bridge PL 2501 ini memiliki empat buah endpoint untuk setiap
masing-masing komputer yang terhubung oleh kabel USB Network/Bridge. Endpoint
tersebut adalah sebagai berikut ini :
 Endpoint 0 (control endpoint), adalah endpoint kontrol kesalahan yang
diperlukan oleh setiap peralatan USB.
 Endpoint 1 (interupt endpoint), adalah endpoint interupsi yang digunakan untuk
berkomunikasi dengan driver kabel USB Network/Bridge yang telah terinstal
pada komputer.
 Endpoint 2 (bulk endpoint), adalah endpoint yang digunakan untuk memuat
data USB yang akan ditransfer antara komputer yang terkoneksi. Data yang
dapat ditampung oleh endpoint ini adalah 15 paket data.
 Endpoint 3 (bulk endpoint), adalah sama dengan endpoint 2 yaitu berfungsi
untuk memuat data USB yang akan ditransfer, perbedaannya hanya pada
jumlah datanya. Endpoint ini dapat digunakan sebagai jalur komunikasi dengan
prioritas utama untuk komunikasi driver seperti endpoint 1.
3.1.2.2.2 Buffer Management Unit (BMU)
Buffer Management Unit ini merupakan pengendali dalam penggunaan buffer
FIFO agar efektif dan efisien. Metode pengaturan buffer yang digunakan adalah
circular buffer atau ring buffer. Keuntungan penggunaan metode ini adalah memiliki
ukuran yang statis dan elemen data tidak diletakkan pada sembarang buffer jika
71
sebagian buffer sedang digunakan. Hal ini berarti hanya data baru yang mengisi
buffer. Circular buffer memerlukan tiga buah pointer, yaitu satu pointer yang
menunjukkan ke memori fisik, satu pointer yang menunjukkan awal paket data, dan
satu pointer yang menunjukkan akhir paket data.
3.1.2.2.3 Multi Point Control Unit (MCU)
Blok ini merupakan unit pusat pengolahan data yang melalui IC Bridge PL
2501. MCU ini yang memproses semua sinyal yang diterima maupun yang dihasilkan
oleh kabel USB Network/Bridge. Pada IC Bridge PL 2501 ini terdapat dua buah
MCU dengan MCU utama adalah MCU turbo 8032, sedangkan MCU I/F
menghubungkan blok fungsional lainnya seperti FIFO dan Transceiver dengan MCU
turbo 8032.
Modul MCU turbo 8032 ini terdiri dari :
 MCU core
 Register MCU
 Pembangkit clock MCU
 Memori internal
 Sistem interupsi
72
Berikut ini adalah blok fungsional dari MCU turbo 8032 :
Gambar 3.15. Blok fungsional MCU turbo 8032.
Dari blok diagram fungsional MCU tersebut dapat dideskripsikan berikut ini :
 Turbo 8032 core, adalah inti pada pemprosesan dan eksekusi instruksi dengan
periode mesin siklusnya adalah 12 clock. Dalam turbo 8032 core ini terdapat
register yang mempercepat pemprosesan dan eksekusi instruksi.
 XTAL Clock Unit atau pembangit sinyal clock, adalah unit yang menghasilkan
clock yang digunakan oleh turbo 8032 core sebagai periode mesin siklus.
 Memori internal, memori internal ini memiliki kapasitas sebesar 256 byte dan
terbagi menjadi tiga yaitu memori DATA, memori IDATA, dan memori SFR.
Memori DATA memiliki jangkauan alamat dari 0000-001F, berfungsi untuk
73
menyimpan variabel dan stack. Memori IDATA memiliki jangkauan alamat dari
00B0-00FF, berfungsi untuk menahan stack MCU sebagai variabel data. Dan
memori SFR (Special Function Register), secara memori fisik berbeda namun
secara memori logika sama dengan IDATA karena menggunakan alamat 00B000FF (overlap). SFR ini berfungsi mengatur fungsi interupsi.
 Sistem interupsi, adalah sistem yang menangani interupsi. Terdapat dua prioritas
interupsi, yaitu tinggi dan rendah yang ditulis pada memori SFR. Ketika interupsi
dengan prioritas tinggi sedang dilayani maka interupsi yang baru dengan prioritas
tinggi atau rendah akan menunggu hingga interupsi tersebut selesai, namun ketika
interupsi prioritas rendah sedang dilayani, maka interupsi tersebut akan dihentikan
ketika interupsi baru dengan prioritas tinggi untuk melayani interupsi tersebut
hingga selesai kemudian melanjutkan interupsi yang dihentikan sebelumnya.
 Program ROM dan data RAM, digunakan oleh turbo 8032 core sebagai memori
eksternal.
3.2 Konfigurasi Software USB Network/Bridge
Pada prosedur instalasi kabel USB Network/Bridge ini, driver dan software
harus diinstal terlebih tanpa memasang kabel USB Network/Bridge pada port USB
pada kedua komputer yang akan dihubungkan. Hal ini untuk menghindari kerusakan
IC Bridge PL 2501 pada kabel USB Network/Bridge karena belum tersedianya driver
pada sistem USB di kedua komputer.
74
Kabel USB Network/Bridge memiliki dua mode koneksi yaitu mode Link dan
mode Network. Pada mode Link, koneksi hanya dapat digunakan untuk menyalin
atau memindahkan file dari komputer A ke komputer B maupun sebaliknya dengan
menggunakan software PCLinq2 Hi-Speed USB Bridge Cable sebagai interface
pengguna untuk melihat file pada kedua komputer yang terhubung tersebut.
Sedangkan pada mode Network, koneksi berupa jaringan lokal antara dua komputer.
Selain digunakan untuk menyalin atau memindahkan file, dapat pula digunakan untuk
berbagi sumber daya seperti printer dan akses internet.
3.2.1 Instalasi PClinq2 Hi-Speed USB Bridge Cable
Program PCLinq2 Hi-Speed USB Bridge Cable adalah program driver dan
aplikasi yang digunakan untuk mengidentifikasi dan menjalankan kabel USB
Network/Bridge oleh sistem USB pada komputer yang akan dihubungkan. Program
ini hanya dapat dijalankan pada sistem operasi Windows, untuk sistem operasi yang
lainnya sedang dalam pengembangan. Berikut ini adalah tahapan instalasi dari
program PCLinq2 Hi-Speed USB Bridge Cable :
1. Menjalankan file program PcLinq2 Hi-Speed USB Bridge Cable
SETUP.EXE, maka akan muncul jendela InstallShield Wizard seperti
gambar berikut ini :
75
Gambar 3.16. Jendela InstallShield Wizard.
2. Kemudian menekan Next untuk melanjutkan instalasi program driver dan
aplikasi untuk kabel USB Network/Bridge.
3. Kemudian menunggu hingga program selesai menginstal driver dan aplikasi
PCLinq2 Hi-Speed USB Bridge Cable. Setelah selesai maka akan muncul
jendela berikut ini :
76
Gambar 3.17. Jendela InstallShield Wizard Complete .
Menekan Finish untuk menyelesaikan instalasi driver dan aplikasi untuk
kabel USB Network/Bridge.
4. Setelah instalasi selesai maka akan terdapat program PCLinq2 Hi-Speed
USB Bridge Cable. Untuk sistem operasi Windows XP dan Windows 2000,
terdapat dua program yaitu mode ANSI dan mode Unicode. Sedangkan
untuk Windows 98 dan Windows ME hanya terdapat satu program yaitu
mode ANSI.
Gambar 3.18. Mode program PCLinq2 Hi-Speed USB Bridge Cable.
77
5. Kemudian memasang kabel USB Network/Bridge pada port USB di kedua
komputer dan menunggu hingga sistem operasi mengenali kabel tersebut.
Setelah selesai kemudian menjalankan program PCLinq2 Hi-Speed USB
Bridge Cable dengan mode apapun. Berikut ini adalah gambar dari program
PCLinq2 Hi-Speed USB Bridge Cable :
Gambar 3.19. Program PCLinq2 Hi-Speed USB Bridge Cable.
Pada program tersebut terdapat indikator yang berwarna hijau disudut bawah
kanan yang menunjukkan bahwa kabel USB Network/Bridge telah
terkoneksi pada kedua komputer. Jika salah satu atau kedua komputer
melepaskan koneksi kabel USB Network/Bridge tersebut maka indikator
akan berwarna merah.
78
3.2.2 Mode Koneksi Kabel USB Network/Bridge
Terdapat dua mode koneksi kabel USB network/Bridge yaitu, Link dan
Network.
3.2.2.1 Link
Mode Link ini adalah mode yang sederhana dalam mengkoneksikan dua buah
komputer dengan menggunakan kabel USB Network/Bridge. Setelah instalasi
program driver dan aplikasi PCLinq2 Hi-Speed USB Bridge Cable, maka pada mode
Link ini kabel USB Network/Bridge akan terdeteksi dibawah daftar “Universal Serial
Bus controller” pada Device Manager.
Gambar 3.20. Kabel USB Network/Bridge pada mode Link.
79
Untuk transfer file melalui kabel USB Network/Bridge pada mode Link yaitu
dengan menjalankan program PCLinq2 Hi-Speed USB Bridge Cable. Pada tampilan
program terdapat dua sisi bagian, pada sisi kiri menunjukkan komputer yang sedang
digunakan (Lokal) dan sisi kanan menunjukkan komputer yang terhubung (Remote).
Dengan metode “Drag and Drop” transfer file antara kedua komputer dengan
program ini akan mudah dan sederhana.
3.2.2.2 Network
Mode Network ini merupakan mode untuk mengkoneksikan kedua komputer
sebagai jaringan LAN sederhana. Untuk mengubah mode dari Link menjadi Network
yaitu melalui program PCLinq2 Hi-Speed USB Bridge Cable, dengan menekan FileChange Device Mode. Maka akan muncul kotak dialog Change Device Mode.
Gambar 3.21. Mengubah mode kabel USB Network/Bridge.
Setelah mengubah mode Link menjadi Network, maka indikator pada program
PCLinq2 Hi-Speed USB Bridge Cable akan berubah menjadi berwarna merah. Pada
80
Device Manager, kabel USB Network/Bridge ini akan terdeteksi berada dibawah
daftar “Network Adapters”.
Gambar 3.22. Kabel USB Network/Bridge pada mode Network.
Kemudian setelah kabel terdeteksi sebagai Network Adapters, maka pada
Network Connections akan secara otomatis terbentuk Local Area Connection HiSpeed USB-USB Network Adapter. Seperti halnya koneksi menggunakan Ethernet
Card, koneksi ini memerlukan pengaturan IP Address agar koneksi dapat berfungsi.