Survey
* Your assessment is very important for improving the workof artificial intelligence, which forms the content of this project
* Your assessment is very important for improving the workof artificial intelligence, which forms the content of this project
Analoge Elektronik in wissenschaftlichen Anwendungen Teilchendetektoren mit Ortsauflösung - Semiconductor detectors with spatial resolution are today widely used in consumer digital cameras, professional HDTV cameras, medical imaging and in science-grade instruments for particle physics, astronomy, material and biology studies (x-ray diffraction imaging, electron-microscopy) and many other fields. - Spatial resolution of semiconductor detectors is achieved by segmenting the sensor surface into many small picture elements ("pixels"). Every segment has its own signal collecting region that can be readout individually. - These detectors are distinguishable from the sensors for consumer electronics either by its low noise and single-particle detection capability or by other properties such as 100% fill-factor, high time resolution, high dynamic range, radiation tolerance, etc. Multikanalsysteme In-Pixel Elektronik Signalverstärkung, Signalübertragung, Multiplex, Verstärkung, Abtasten, Diskriminierung, A/D Konversion, Zeitmessung, Amplitudenmessung Verstärker, Filter, getaktete Schaltungen (switched-voltage/current), Komparatore, A/D Wandler, Oszillatore… AC Analyse, Rückkopplung Transistormodelle Rauschen, Schwelledispersion Halbleiterphysik Ausgewählte Themen des analogen Schaltungsentwurfs 1 In-Pixel Elektronik Amplifier P-”guard-ring” N-well Filter Comparator SRAM Hit memory DAC 55 μm Ausgewählte Themen des analogen Schaltungsentwurfs 2 Pixelsensoren in Teilchenphysik Pixel sensors are used to detect high-energy charged particles, and to determine particle trajectories. Since particles tracking requires many layers of planar detectors, tracking sensors should be as transparent for particles as possible. They should be very thin, otherwise the particles will be deflected from their initial trajectories. Silicon is the best material for such detectors since silicon-based technologies offer the possibility to implement any possible semiconductor device (from PN junction to the completed signal processing electronics) on the sensor. Ausgewählte Themen des analogen Schaltungsentwurfs 3 Pixelsensoren in Teilchenphysik Pixelsensoren in Teilchenphysik Ausgewählte Themen des analogen Schaltungsentwurfs 5 Pixelsensoren in Medizin In the case of high energy photon (x-ray or gamma) detection for medical imaging, the requirements are opposite. Photon sensors should be thick enough to absorb the largest part of the radiation. Due to its low absorption coefficient, silicon is not the best material for high-energy photon detection. The most of practical pixel sensors for such radiation are based on indirect detection. Such sensors consist of a layer of scintillator material that converts the high-energy photons into visible light. The light detection is then performed by a silicon pixel sensor layer. Ausgewählte Themen des analogen Schaltungsentwurfs 6 Pixelsensoren in Medizin g Scintillators SIPMs PCB1 SIPM signals Readout chip Bias voltages PCB2 Digital output signals – time & energy Control PCB3 USB Cable FPGA Digital output signals PCB4 USB Chip Supply voltages Ausgewählte Themen des analogen Schaltungsentwurfs 7 Klassifizierung Hybride und monolithische Detektore - Monolithic pixel detectors: An n x m pixel matrix is placed on one chip and usually connected by means of signal multiplexing to n (or less) readout channels placed on the same or different chip. Pixels of a monolithic detector must be equipped with a certain readout electronics that at least perform the simplest tasks such as signal clearing, multiplexing and in most cases the amplification. (Some of monolithic detectors employ even more complex in-pixel signal- processing and data reduction. In this case we are talking about "intelligent" pixels that can e.g. detect particle hits, perform A/D conversion, transmit pixel addresses, perform time measurements, etc.) There are n or less connections between the pixel matrix and the block of readout channels. - Hybrid pixel detectors: Each pixel on the sensor chip has its own channel on the readout chip. There are n x m connection between two chips. Detektore in Kommerziellen und Spezielen Technologien - The development of such detectors is relatively low-cost since they use modern commercially available and well characterized CMOS technologies. - Pixel detectors in the technologies that are specially developed or adjusted for particle (or visible light) detection, like the technologies on high resistance substrate, thick epilayer, etc. Ausgewählte Themen des analogen Schaltungsentwurfs 8 Hybride Detektoren n-type collecting region (n-diffusion) Pixel i Pixel i Substrate Signal collection P-type Si - depleted P-type Si - undepleted Ausgewählte Themen des analogen Schaltungsentwurfs Potential enegry (e-) P-type Si - depleted P-type Si - undepleted 9 Hybride Detektoren Standard (bump-bonded) hybrid pixel detectors Pixel Readout chip Min. pitch ~50 μm Fully-depleted sensor Signal charge Bumps Ausgewählte Themen des analogen Schaltungsentwurfs - The bump-bonded hybrid pixel detectors are used in highenergy physics for particle tracking, and in medicine and synchrotron experiments as direct detectors for x-rays. They are based on a relatively simple pixel sensor (ohmic or with pn junctions) without any pixel electronics and bumpconnections between the pixel sensor and the readout pixel chip - The connection between the sensor and the readout chip is mechanically complex and expensive, especially in the case of small pixel sizes. 10 Hybride Detektoren Pixel Readout chip Glue Ausgewählte Themen des analogen Schaltungsentwurfs Smart diode- or fully-depleted sensor Signal charge 11 Hybride Detektoren Pixel Readout chip2 Readout chip1 3D-integration is a technology that allows for both vertical and horizontal connection between electronic components placed on different chips (thinned dies) stacked vertically. Wafer bond TSV Wafer bond Ausgewählte Themen des analogen Schaltungsentwurfs Fully-depleted sensor Signal charge 12 Hybride Detektoren Power/signal supply for RO-chip Bonding matrix for one RO-chip Pixel matrix Ausgewählte Themen des analogen Schaltungsentwurfs RO-chip (in a “gel”-pack) 13 Hybride Detektoren Power supply and cont. signals for the readout chip 1.5 mm Power supply and cont. signals for the sensor Readout chip (CAPPIX) Sensor chip (CAPSENSE) Ausgewählte Themen des analogen Schaltungsentwurfs 14 Monolithische Detektoren NMOS transistor in p-well N-well (collecting region) Pixel i P-type epi-layer P-type substrate Energy (e-) Charge collection (diffusion) MAPS In the case of a standard monolithic CMOS sensor ("Monolithic Active Pixel Sensor“) - the sensitive area is undepleted epitaxially-grown silicon layer and the charge is spread and separated by diffusion. Some part of the charge is finally attracted by the next well/diffusion. Ausgewählte Themen des analogen Schaltungsentwurfs 15 Monolithische Detektoren Select(i) Select(i+1) Signal out P-type epi-layer P-type substrate Pixel rows are consecutively "selected" by connecting their outputs (usually single-transistor amplifier outputs) to column lines. The pixel signals are in this way transported to the readout channels. Such a multiplexing requires at least one electronic switch per pixel implemented with a transistor. Ausgewählte Themen des analogen Schaltungsentwurfs 16 Monolithische Detektoren MAPS are slower and not as radiation tolerant as the hybrid detectors. standard MAPS do not allow implementation of complete set of CMOS electronics inside pixels (only n-channel FETs - NMOS transistors - can be used) N-well (collecting region) Pixel i NMOS transistor in p-well PMOS transistor in n-well P-type epi-layer P-type substrate Signal loss Signal collection Ausgewählte Themen des analogen Schaltungsentwurfs Energy (e-) MAPS with a PMOS transistor in pixel 17 Monolithische Detektoren Pixel PMOS in a shallow p-well NMOS shielded by a deep p-well N-well (collecting region) P-doped epi layer INMAPS Ausgewählte Themen des analogen Schaltungsentwurfs 18 Monolithische Detektoren P-well Deep n-well Pixel 2. n-well NMOS PMOS Diffusion Epi-layer T-well MAPS Pixel Potential energy (e-) “Smart” diode Deep n-well Drift Potential energy (e-) Depleted E-field region P-substrate “Smart diode” array Ausgewählte Themen des analogen Schaltungsentwurfs 19 Monolithische Detektoren CMOS pixel electronics Connection Electronics layer Buried oxide An SOI detector is based on a modified SOI process. SOI detectors use the electronics layer for the readout circuits and the highresistivity support layer as a fullydepleted (drift-based) sensor. The sensor is typically 300um thick and has the conventional form of a matrix of pn junctions. A connection through the buried oxide is made to connect the readout electronics with the sensor. Energy (e-) Support layer Ausgewählte Themen des analogen Schaltungsentwurfs 20 Monolithische Detektoren - DEPFET Pixel PMOS Ext. gate Clear Elect. Interact. Int. gate Int. gate Signal clearing Potential en. (e-) Signal collection N-substrate (depleted) P-type backside contact Ausgewählte Themen des analogen Schaltungsentwurfs 21 Monolithische Detektoren - SDD Drift “rings” N-doped collecting region Energy (e-) Depleted n-type substrate Undepleted p-type backside contact Ausgewählte Themen des analogen Schaltungsentwurfs 22 Monolithische Detektoren ADC channel Pixel matrix 2.7 mm Ausgewählte Themen des analogen Schaltungsentwurfs 23 Digitales Design: Kompromiss zwischen Geschwindigkeit und Leistungsverbrauch Analoges Design: Kompromiss zwischen Geschwindigkeit, Leistungsverbrauch, Genauigkeit, Versorgungsspannung… Ausgewählte Themen des analogen Schaltungsentwurfs 24 Verstärkung In its simplest form, pixel signal amplification is performed using a single-transistor amplifier. In the case of Field Effect Transistors (FETs), a single-transistor amplifier is sensitive to the voltage change on its input (gate). The charge signal generated by ionization is first collected by the collecting region. The amplifier is coupled with the collecting region by means of DC-coupling (wire) or by use of AC-coupling (capacitance). The conversion factor between the charge signal and the voltage change is the capacitance of the collecting region, referred to as detector capacitance. Clearly the voltage signal will be higher if the collection region has smaller capacitance. More efficient amplification is achieved by multi-transistor amplifiers. Such amplifiers are typical for hybrid detectors and advanced CMOS monolithic detectors. They are often equipped with feedback circuit which makes the amplification more linear. An example of an amplifier with feedback is the charge sensitive amplifier - CSA. CSA is sensitive only to the charge injected into its input, the capacitance of the input node does not influence the output signal amplitude. Ausgewählte Themen des analogen Schaltungsentwurfs 25 Verstärkung Bias V Bias V Charge sensitive amplifier Bias R Bias R Out Out Isig Cdet Isig Simple voltage amplifier (source follower) Cdet Detector (equivalent circuit) Ausgewählte Themen des analogen Schaltungsentwurfs Detector 26 Rauschen An amplifier not only performs the amplification of the input signal; unfortunately it also introduces electronic noise. Let us explain this: Every amplifier needs to be biased in order to achieve the desired amplification, which means that the amplifier transistor(s) must conduct a certain bias- (DC) current. The signal on transistor's gate will then modulate the current. Thermal motion of the charge carriers inside the transistor active region (channel), leads to bias current fluctuations. These fluctuations are small compared to the bias current itself, but since the bias current is almost always much larger than the signal, its noise can in many cases exceed the signal. A way to decrease the noise is to extend the measurement time (or add a low-pass filter/shaper). Noise signals are random signals with expected value zero and if the measurement takes long time, the average of the noise during measurement interval will in fact approach zero. Most signals, however, have nonzero DC value and they are unaffected by the measurement time. We could conclude that the detector capacitance does not play any role if we use CSA. This is, however, not true. The noise of a charge sensitive amplifier depends linearly on the detector capacitance. The reason for this is that the negative feedback which cancels the output noise becomes less efficient if the input amplifier node is loaded with a large capacitance. Ausgewählte Themen des analogen Schaltungsentwurfs 27 Rauschen 25.0m Noiseless signal Signal with noise 20.0m Signal [V] 15.0m 10.0m 5.0m 0.0 -5.0m -10.0m 0.0 500.0n 1.0µ 1.5µ 2.0µ 2.5µ 3.0µ Time [s] Ausgewählte Themen des analogen Schaltungsentwurfs 28 „Time walk“ 0.14 Response to 600 e Response to 6000 e 0.12 0.10 Signal [V] 0.08 0.06 0.04 Threshold 0.02 0.00 -0.02 0.0 500.0n 1.0µ 1.5µ 2.0µ Time [s] Time walk ~ 70 ns Ausgewählte Themen des analogen Schaltungsentwurfs 29 KTC Rauschen Almost every electronic circuit that employs transistors will be affected by their noise. This holds also for the transistor-based pulsed-reset circuit. During the pulsed reset, i.e. when the reset switch is closed, the potential of the collecting region will fluctuate around the desired reset value due to the thermal noise in the reset transistor. When the reset transistor is turned off, the instantaneous value of the reset voltage will be frozen. The instantaneous value is the sum of the desired reset-voltage and the reset error. The reset error superposes to the signal and leads to a measurement uncertainty. It is interesting to note that the reset noise only depends on the detector capacitance (not on the reset transistor resistance): σ2v = kT/Cdet, with σ2v variance of the voltage reset error, k Boltzmann's constant, T temperature and Cdet detector capacitance. Ausgewählte Themen des analogen Schaltungsentwurfs 30 KTC Rauschen Reset switch closed Reset switch opened Reset voltage 1.806 Reset Reset voltage [V] 1.804 1.802 Reset error 1.8 V Reset switch 1.800 Reset voltage Desired reset voltage = 1.8 V 1.798 Detector c. = 1 fF 1.796 1.794 960.0n 980.0n 1.0µ 1.0µ 1.0µ Time [S] Ausgewählte Themen des analogen Schaltungsentwurfs 31 Eigenschaften der Pixeldetektoren Eigenschaften Pixel size Detector capacitance Noise - readout amplifier - reset- and bias-resistor noise - The leakage-current noise - σ2v = kT/(gm t). - The magnitude of the noise determines the smallest detectable signal. Signal to noise ratio (SNR) - SNR is the ratio between a chosen reference signal and the noise. - SNR ~ (gm t)0.5/Cdet Dynamic range - Dynamic range is the ratio between the greatest undistorted signal (the greatest signal for which the readout does not saturate) and the smallest detectable signal (determined by the noise). Time resolution Power consumption - FOM = P t / SNR2 Radiation tolerance Fixed pattern noise - FPN refers to a non-temporal spatial noise and is due to device mismatch in the pixels and/or readout channels. Radiation length Ausgewählte Themen des analogen Schaltungsentwurfs 32 Ausgewählte Themen des analogen Schaltungsentwurfs 33 Analoge Elektronik - Einführung Analog – Zeitkontinuierlich Digital - Zeitdiskret Einführung: Aufgaben und Zukunft der AE - B. Razavi „Design of analog CMOS integrated circuits“ - J. Millman „Microelectronics“ - Anfang ´80 – Fortschritt in IC Herstellung, komplexe digitale Algorithmen können als ICs implementiert werden… Funktionen die traditionell analog gemacht wurden können viel einfacher mit DSP realisiert werden. - Verschwinden von analogen Elektronik? - AE hat „überlebt“ trotz dem weiteren großen Fortschritt der DE in letzten 20 Jahren. - AE ist notwendig Verarbeitung von physikalischen Signalen - ADC sind notwendig - 1. Aufgabe: Design von schnellen und präzisen ADCs Ausgewählte Themen des analogen Schaltungsentwurfs 34 AE (2) 001 010 100 Verstärker Filter ADC DSP - Physikalische Signale sind oft zu schwach und werden durch Störsignale beeinträchtigt - 2. Aufgabe: Design von Verstärkern und Filtern Digitale Kommunikation - Binäre Daten werden über große Distanzen gesendet – Dämpfung und Verzerrung - 3. Aufgabe: Design von Empfänger - Andere Beispiele: Elektronik in Festplatten: µV - Eingangssignal muss verstärkt und gefiltert werden. Drahtlose Empfänger, optische Übertragung 0 1 0 1 1 Ausgewählte Themen des analogen Schaltungsentwurfs 35 AE (3) Design von Prozessoren und Speicher - Schnelle internen Signale werden verzerrt und müssen zeitkontinuierlich betrachtet werden - Sense Amplifiers - Design von Logikzellen Optische Sensoren Ausgewählte Themen des analogen Schaltungsentwurfs 36 AE (4) Digitales Design: Kompromiss zwischen Geschwindigkeit und Leistungsverbrauch Analoges Design: Kompromiss zwischen Geschwindigkeit, Leistungsverbrauch, Verstärkung, Genauigkeit, Versorgungsspannung… Analoge Schaltungen sind viel empfindlicher gegenüber Übersprechen und Rauschen Analogdesign kann nur schwer automatisiert werden Unterschiedliche Ebenen von Abstraktion G D S B PMOS A PMOS Verstärker Ausgewählte Themen des analogen Schaltungsentwurfs 37 Geschichte 1904 Vakuumdiode – Fleming - Negative Kathode – Glühemission – positive Anode 1906 Triode 1947 Halbleitertransistor Brattain, Bardeen, Shockley 1960 MOSFET 1964 Moore‘sches Gesetz Halbleiter… Ausgewählte Themen des analogen Schaltungsentwurfs 38 Technologie Silizium (15% der Erde) SiO2 – einer der besten bekannter Isolatoren - (GaAs ICs benutzen Si3N4 oder reines GaAs als Isolator) (GaAs – bessere Mobilität, Rauschen, Lichtdioden…) 1022 Atomen - 1010 freie Elektronen – 1016 Dotierungsatomen in cm3 Si Reines Material wird benutzt (1/1000000) 1) Chemische Medoden: Rohsilizium –> HSiCl3 (Trichlorsilan) -> Destillierung -> T -> Si -> (Polykristall - Solarsilizium) Si (Siemens Prozess) 2) Poly Si wird geschmolzen + P-Dotierung. Impfkristall wird in die Schmelze gebracht und unter Drehen hinausgezogen -> Verunreinigungen bleiben in der Schmelze (Stoffe neigen möglichst rein zu kristallisieren) -> Si Kristall (Halbleitersilizium) -> Wafers werden gesägt (Czochralski Prozess) Solar Si 1) 3) Reines Halbleitersilizium HCl 2) Rohsilizium HSiCl3 Ausgewählte Themen des analogen Schaltungsentwurfs 39 Technologie Front-End Prozesse – Erzeugung von Transistoren Deponierung von Dotierungssubstanzen, Oxidation, Isolierung von Transistoren Back-End Prozesse – Erzeugung von Metalllagen (Al, Cu), Isolatorlagen (SiO2, Glas), „Via“ Löcher (Wolfram). Photolithographie Schritte: Polymer Photolack wird aufgebracht Stepper wird benutzt: „Reticle“-Dia mit 5X Verkleinerung mittels UV Licht (200 nm) wird projiziert. Photolack wird belichtet, belichtete Stellen härten NaOH wird benutzt, Photolack durch Ätzung entfernt Elektronenstrahllithographie Ausgewählte Themen des analogen Schaltungsentwurfs 40 Technologie – Implantation von Diffusionswannen Standard N-Well Prozess mit epi-Lage Wafer (Monokristall) Schritt 1 Epi Lage – ein epitaktisch gewachsene Si Schicht (Monokristall) Schritt 2 Schwachdotierte N- und P-Wannen für P und N-Kanal Transistoren werden erzeugt - Maske ist SiO2 Oxidation Nitrid wird aufgebracht Photolack Ätzung. Ionen (P) werden mit 80KV beschleunigt, Ionenimplantation, Dotierung… Ausgewählte Themen des analogen Schaltungsentwurfs 41 Implantation von Diffusionswannen Ionenimplantation UV Licht Ätzen Photolack Si2N3 SiO2 Epi Lage Wafer Ausgewählte Themen des analogen Schaltungsentwurfs 42 Technologie – Implantation von Diffusionswannen Standard N-Well Prozess mit epi-Lage Wafer (Monokristall) Schritt 1 Epi Lage – ein epitaktisch gewachsene Si Schicht (Monokristall) Schritt 2 Schwachdotierte N- und P-Wannen für P und N-Kanal Transistoren werden erzeugt - Maske ist SiO2 Oxidation Nitrid wird aufgebracht Photolack Ätzung. Ionen (P) werden mit 80KV beschleunigt, Ionenimplantation, Dotierung… Ausgewählte Themen des analogen Schaltungsentwurfs 43 Feldoxid Dickes Oxid (Feldoxid) – Isolierung zwischen Transistoren Maske: SiO2 + Silizium-Nitrid „LOCOS“: Lokale „feuchte“ Oxidation: Si + 2H2O - > SiO2 + 2H2 (Oberfläche nicht eben) „STI“: Plasma Ätzung – Trench – CVD (Chemical Vapour Deposition) Oxid (benutzt Gas Si(OC2H5)4 ) – Polieren (CMP – Chemical Mechanical Polishing) – ebene Oberfläche – erlaubt mehr Metalllagen. Ausgewählte Themen des analogen Schaltungsentwurfs 44 Feldoxid Anisotropische Ätzung u. Polieren H2O Ätzen Oxidation Lack Si2N3 SiO2 SiO2 SiO2 Epi Lage Wafer Ausgewählte Themen des analogen Schaltungsentwurfs 45 Feldoxid Dickes Oxid (Feldoxid) – Isolierung zwischen Transistoren Maske: SiO2 + Silizium-Nitrid „LOCOS“: Lokale „feuchte“ Oxidation: Si + 2H2O - > SiO2 + 2H2 (Oberfläche nicht eben) „STI“: Plasma Ätzung – Trench – CVD (Chemical Vapour Deposition) Oxid (benutzt Gas Si(OC2H5)4 ) – Polieren (CMP – Chemical Mechanical Polishing) – ebene Oberfläche – erlaubt mehr Metalllagen. Ausgewählte Themen des analogen Schaltungsentwurfs 46 Gate Oxid Transistoren (aktive Bereiche) und ohmsche Kontakte sind jetzt isoliert. Der kritischste Schritt – Erzeugung vom Gate – Oxid Trockene thermische Oxidierung (in Sauerstoff Atmosphäre) 100 min @ 800°C. (Si + O2 -> SiO2) – 7nm Oxid Ausgewählte Themen des analogen Schaltungsentwurfs 47 Gate Oxid 800° C 02 Oxidation Epi Lage Ausgewählte Themen des analogen Schaltungsentwurfs 48 Gate Oxid Transistoren (aktive Bereiche) und ohmsche Kontakte sind jetzt isoliert. Der kritischste Schritt – Erzeugung vom Gate – Oxid Trockene thermische Oxidierung (in Sauerstoff Atmosphäre) 100 min @ 800°C. (Si + O2 -> SiO2) – 7nm Oxid Ausgewählte Themen des analogen Schaltungsentwurfs 49 Transistor Ganzflächige Abscheidung von Polysilizium – ( CVD ) (Silan – SiH4). Photolack + Polysilizium wird abgeätzt – Gate Elektroden. Maske deckt die aktive Bereiche ab. Rundumisolierung von Gate Elektroden „spacer“ definiert schwach dotierte Source und Drain As (Arsen) und P (Phosphor) Ionen – n+ Drain, Source, ohmsche Kontakte – Polysilizium Gates dienen als Masken – Prozess ist selbstjustierend (self-aligment) B (Bor) Ionen – p+ Drain, Source, ohmsche Kontakte Thermische Ausheilung – Diffusion von Ionen . Ti wird angebracht – TiSi2 bildet sich am Silizium – SiO2 Oberfläche reagiert nicht – Ti wird abgeätzt – (self aligned silicide) Ausgewählte Themen des analogen Schaltungsentwurfs 50 Transistor thermische Ausheilung Ionenimplantation Chemische Abscheidung SiH4 Photolack Oxidation Poly-Silizium Poly Si P+ P+ Ausgewählte Themen des analogen Schaltungsentwurfs 51 Metallisierung (selbstjustierendes Silizid) Aufbringen gasförmigen Titans Silizierung Ätzung Anisotropische Ätzung (TiSi 2) Poly Si Ausgewählte Themen des analogen Schaltungsentwurfs 52 Transistor Ganzflächige Abscheidung von Polysilizium – ( CVD ) (Silan – SiH4). Photolack + Polysilizium wird abgeätzt – Gate Elektroden. Maske deckt die aktive Bereiche ab. Rundumisolierung von Gate Elektroden „spacer“ definiert schwach dotierte Source und Drain As (Arsen) und P (Phosphor) Ionen – n+ Drain, Source, ohmsche Kontakte – Polysilizium Gates dienen als Masken – Prozess ist selbstjustierend (self-aligment) B (Bor) Ionen – p+ Drain, Source, ohmsche Kontakte Thermische Ausheilung – Diffusion von Ionen . Ti wird angebracht – TiSi2 bildet sich am Silizium – SiO2 Oberfläche reagiert nicht – Ti wird abgeätzt – (self aligned silicide) Ausgewählte Themen des analogen Schaltungsentwurfs 53 Metallisierung SiO2 und Phosphorglas werden angebracht 1) „Via“ Öffnungen werden gemacht 2) und mit Titan und Wolfram aufgefüllt 3) Polieren 4) Aufbringen von Dielektrikum 5) Sputtern von Al oder Cu 6) Metall wird strukturiert 7) Polieren … Passivierung Die letzte Maske – Öffnungen in Passivierung Ausgewählte Themen des analogen Schaltungsentwurfs 54 Metallisierung Aufbringen vom Dielektrikum Sputtern von Al oder Cu Strukturierung Aufbringen von Wolfram Aufbringen von SiO2 und Bor-Phosphor-Silikat-Glas Poly Si Ausgewählte Themen des analogen Schaltungsentwurfs 55 Metallisierung SiO2 und Phosphorglas werden angebracht 1) „Via“ Öffnungen werden gemacht 2) und mit Titan und Wolfram aufgefüllt 3) Polieren 4) Aufbringen von Dielektrikum 5) Sputtern von Al oder Cu 6) Metall wird strukturiert 7) Polieren … Passivierung Die letzte Maske – Öffnungen in Passivierung Ausgewählte Themen des analogen Schaltungsentwurfs 56