Download I Présentation de l`objet technique « Pompe à perfusion »

BAC STI Génie Électronique
Système technique : « Pompe à perfusion »
Page 1/11
Etude de FS21 : « Élaboration d’un signal d’autorisation d’alimenter le moteur »
Etude de FS2.1 « Elaboration d’un signal d’autorisation
d’alimenter le moteur »
I Présentation de l’objet technique « Pompe à perfusion »
Au cours des soins apportés aux patients, il s’avère souvent nécessaire de les alimenter
par voie intra-veineuse. Il est donc nécessaire que les solutés nutritifs soient injectés de
manière très précise avec un débit juste, constant et reproductible sur des périodes de temps
étalées.
L’introduction directe, dans le sang, de solutés nutritifs doit être effectuée en vérifiant
qu’aucune bulle d’air n’est présente dans la tubulure. En effet cela peut entraîner des
conséquences médicales graves pour le patient.
Le goutte à goutte ne peut garantir cette précision. En effet, la hauteur du bras et la
pression veineuse étant susceptible de varier, le débit ne peut être suffisamment constant pour
ce genre de produits. D’autre part, le faible débit peut entraîner l’obturation du cathéter si la
pression d’injection n’est pas suffisante.
Il apparaît donc nécessaire d’utiliser un appareil qui réponde à l’ensemble de ces
besoins.
La pompe à perfusion répond à ces exigences.
Montage classique d’alimentation parentale :
G BERTHOME – Lycée Mireille GRENET - COMPIEGNE
BAC STI Génie Électronique
Système technique : « Pompe à perfusion »
Page 2/11
Etude de FS21 : « Élaboration d’un signal d’autorisation d’alimenter le moteur »
II Étude de FP2 « Commande d’alimentation du moteur
pas à pas »
Afin de réaliser la perfusion à débit constant on utilise un moteur pas à pas, on se
propose d’étudier l’alimentation du moteur pas à pas et notamment la fonction permettant
d’autoriser cette alimentation.
II.1 Schéma fonctionnel de degré 2 de FP2 « Commande
d’alimentation du moteur pas à pas »
II.3 Définition des entrées/sorties
II.3.1 FS21 « Élaboration d’un signal d’autorisation d’alimenter le
moteur »
Entrée :
A2 : 4 signaux rectangulaires de même fréquence et d’amplitude
5V, mais déphasés de 90° les uns par rapport aux autres.
Leur fréquence est proportionnelle au débit telle que 40Hz 999ml/h.
Sortie :
C2 :Si le débit est inférieur à 624 ml/h , C2 est caractérisée par un
signal rectangulaire 0-5V de fréquence variable suivant le débit choisi mais
dont le temps à l’état haut est constant de valeur 10 ms.
Si le débit est supérieur à 624 ml/h , C2 est caractérisée par un
signal continu de valeur 5V.
II.3.2 FS22 « Maintien des phases du moteur »
Entrée :
A2 : Déjà caractérisée.
Sortie :
B2 : Information composée de 4 signaux permettant la mise en
G BERTHOME – Lycée Mireille GRENET - COMPIEGNE
BAC STI Génie Électronique
Système technique : « Pompe à perfusion »
Page 3/11
Etude de FS21 : « Élaboration d’un signal d’autorisation d’alimenter le moteur »
rotation du moteur pas à pas.
II.3.3 FS23 « Commande en puissance »
Entrées :
A2 : déja caractérisée.
C2 : déja caractérisée.
Sortie :
B2 : déja caractérisée.
III Schéma structurel de FP2 « Commande d’alimentation du
moteur pas à pas »
G BERTHOME – Lycée Mireille GRENET - COMPIEGNE
BAC STI Génie Électronique
Système technique : « Pompe à perfusion »
Page 4/11
Etude de FS21 : « Élaboration d’un signal d’autorisation d’alimenter le moteur »
RN4=RN3=10kΩ
Ω ; C1=C6=10nF; U4 ::A : MC14538B
TRAVAIL DEMANDÉ
III Etude fonctionnelle de FP2 « Commande d’alimentation du
moteur pas à pas »
Question1
Encadrer les fonctions secondaires de FP2 « Commande d’alimentation du moteur
pas à pas » sur le document réponse 1 page 8/10
Question2
G BERTHOME – Lycée Mireille GRENET - COMPIEGNE
BAC STI Génie Électronique
Système technique : « Pompe à perfusion »
Page 5/11
Etude de FS21 : « Élaboration d’un signal d’autorisation d’alimenter le moteur »
Donner le nom et définir les caractéristiques des signaux d’entrées de la fonction
FS21 « Élaboration d’un signal d’autorisation d’alimenter le moteur ».
Question3
Donner le nom et définir les caractéristiques du signal de sortie de la fonction FS21
« Élaboration d’un signal d’autorisation d’alimenter le moteur ».
IV Etude de FS21 : « Élaboration d’un signal d’autorisation
d’alimenter le moteur »
Question4
Déterminer la fréquence limite pour laquelle la sortie C2 de la fonction FS21
« Élaboration d’un signal d’autorisation d’alimenter le moteur » est maintenue à 5V.
Rappel : déphasage de deux signaux
T/4
T/2
90° 180°
T
360°
Déphasage de
–180°
Question5
En s’aidant du rappel ci-dessus ainsi que de la description fonctionnelle, tracer les
signaux d’entrées de FS21 « Élaboration d’un signal d’autorisation d’alimenter le
moteur » pour un débit de 833ml/h sur le document réponse 2 page 9/10.
Question6
En s’aidant du rappel ci-dessus ainsi que de la description fonctionnelle, tracer les
signaux d’entrées de FS21 « Élaboration d’un signal d’autorisation d’alimenter le
moteur » pour un débit de 500ml/h sur le document réponse 3 page 10/10.
IV.1 Étude des portes logiques U6 :A, U6 :C et U6 :D
Question7
Déterminer l’équation logique au point E2 en fonction de PC0, PC1, PC2 et PC3.
G BERTHOME – Lycée Mireille GRENET - COMPIEGNE
BAC STI Génie Électronique
Système technique : « Pompe à perfusion »
Page 6/11
Etude de FS21 : « Élaboration d’un signal d’autorisation d’alimenter le moteur »
Question8
Remplir la table de vérité de la sortie E2 en fonction de toutes les combinaisons des
bits PC0, PC1, PC2 et PC3.
Question9
Tracer le chronogramme de E2 sur les documents réponse 2 et 3.
IV.2 Étude du circuit C1, RN3 et D2
Avant le passage de VE2M de 0V à 5V, C1 est considéré comme
déchargé. La diode D2 est considérée comme idéale.
Question10
À l’instant où VE2M passe à 5V, quel est l’état de la diode D2 ?Quelle est alors la
valeur de VF2M ?
Question11
VE2M reste à 5V. Que fait la différence de potentiel aux bornes de C1 ? De quelle
manière évolue VF2M ?
G BERTHOME – Lycée Mireille GRENET - COMPIEGNE
BAC STI Génie Électronique
Système technique : « Pompe à perfusion »
Page 7/11
Etude de FS21 : « Élaboration d’un signal d’autorisation d’alimenter le moteur »
Question12
VE2M passe à 0V. Quel est l’état de la diode D2 ? Que vaut alors VF2M ?
Question13
Calculer le temps que met C1 pour se charger à 5% de sa valeur finale.
Question14
Quel est le rôle de la diode D2 ?
Question15
Tracer le signal VF2M sur les documents réponse 2 et 3.
IV.3 Étude du circuit C6, RN3 et D1
Avant le passage de VE2M de 5V à 0V, C6 est considéré comme
déchargé. La diode D1 est considérée comme idéale.
Question17
VE2M passe à 0V, quel est l’état de la diode D1. Quelle est alors la valeur de
VG2M ?
Que fait la différence de potentiel aux bornes de C6 ? De quelle manière évolue
VG2M ?
Question18
VE2M passe à 5V, quel est l’état de la diode D1 ?Quelle est alors la valeur
de VG2M ?
G BERTHOME – Lycée Mireille GRENET - COMPIEGNE
BAC STI Génie Électronique
Système technique : « Pompe à perfusion »
Page 8/11
Etude de FS21 : « Élaboration d’un signal d’autorisation d’alimenter le moteur »
Question19
Calculer le temps que met C6 pour se charger à 5% de sa valeur finale.
Question20
Quel est le rôle de la diode D1 ?
Question21
Tracer le signal VG2M sur les documents réponse 2 et 3.
IV.4 Étude du circuit intégré U4 :A MC14538B
Question22
Quel est le rôle du circuit intégré MC14538B ?
Question23
Expliquer le fonctionnement général d’un monostable.
Question24
Déterminer le mode de fonctionnement de ce monostable (redéclenchable ou non
redéclenchable). Justifier votre réponse.
Question25
Quelle est la plage de valeurs recommandée de l’impulsion Tw en sortie du
monostable ? Cette plage de valeur est-elle compatible avec le cahier des charges ? Justifier
votre réponse.
Question26
Déterminer la plage de valeurs utilisable pour R21 afin de limiter les parasites.
Dans la suite du problème on se fixe R21=R21max.
Question27
Déterminer la valeur de C11 afin de satisfaire les caractéristiques du signal de sortie
C2.
Question28
Tracer le chronogrammes de C2 sur les documents réponse 2 et 3.
Expliquer votre démarche en notant les différentes étapes.
IV.5 Synthèse
Question29
Conclure sur la validité de la structure électronique remplissant la fonction FS21
« Élaboration d’un signal d’autorisation d’alimentation du moteur ». Justifier votre
réponse.
G BERTHOME – Lycée Mireille GRENET - COMPIEGNE
BAC STI Génie Électronique
Système technique : « Pompe à perfusion »
Etude de FS21 : « Élaboration d’un signal d’autorisation d’alimenter le moteur »
Document réponse 1
G BERTHOME – Lycée Mireille GRENET - COMPIEGNE
Page 9/11
BAC STI Génie Électronique
Système technique : « Pompe à perfusion »
Page 10/11
Etude de FS21 : « Élaboration d’un signal d’autorisation d’alimenter le moteur »
Document réponse 2 : débit 833ml/h
PC0
5V
0V
PC1
5m
t(s)
5V
0V
t(s)
PC2
5V
0V
t(s)
PC3
5V
0V
t(s)
E2
5V
0V
t(s)
VF2
5V
0V
t(s)
VG2
5V
0V
t(s)
VC2
5V
0V
G BERTHOME – Lycée Mireille GRENET - COMPIEGNE
t(s)
BAC STI Génie Électronique
Système technique : « Pompe à perfusion »
Page 11/11
Etude de FS21 : « Élaboration d’un signal d’autorisation d’alimenter le moteur »
Document réponse 3 : débit 500ml/h
PC0
5V
0V
PC1
5m
t(s)
5V
0V
t(s)
PC2
5V
0V
t(s)
PC3
5V
0V
t(s)
E2
5V
0V
t(s)
VF2
5V
0V
t(s)
VG2
4.5V
4V
t(s)
UG2
5V
0V
G BERTHOME – Lycée Mireille GRENET - COMPIEGNE
t(s)
MC14538B
Dual Precision
Retriggerable/Resettable
Monostable Multivibrator
The MC14538B is a dual, retriggerable, resettable monostable
multivibrator. It may be triggered from either edge of an input pulse,
and produces an accurate output pulse over a wide range of widths, the
duration and accuracy of which are determined by the external timing
components, CX and RX.
Output Pulse Width = (Cx) (Rx) where:
Rx is in k
Cx is in F
•
•
•
•
•
•
•
•
•
http://onsemi.com
MARKING
DIAGRAMS
Unlimited Rise and Fall Time Allowed on the A Trigger Input
Pulse Width Range = 10 µs to 10 s
Latched Trigger Inputs
Separate Latched Reset Inputs
3.0 Vdc to 18 Vdc Operational Limits
Triggerable from Positive (A Input) or Negative–Going Edge
(B–Input)
Capable of Driving Two Low–power TTL Loads or One Low–power
Schottky TTL Load Over the Rated Temperature Range
Pin–for–pin Compatible with MC14528B and CD4528B (CD4098)
Use the MC54/74HC4538A for Pulse Widths Less Than 10 µs with
Supplies Up to 6 V.
Unit
–0.5 to +18.0
V
–0.5 to VDD + 0.5
V
Input or Output Current
(DC or Transient) per Pin
±10
mA
PD
Power Dissipation,
per Package (Note 3.)
500
mW
TA
Operating Temperature Range
–55 to +125
°C
Tstg
Storage Temperature Range
–65 to +150
°C
TL
Lead Temperature
(8–Second Soldering)
260
°C
Vin, Vout
Iin, Iout
DC Supply Voltage Range
Input or Output Voltage Range
(DC or Transient)
This device contains protection circuitry to guard against damage due to high
static voltages or electric fields. However, precautions must be taken to avoid
applications of any voltage higher than maximum rated voltages to this
high–impedance circuit. For proper operation, Vin and Vout should be constrained
to the range VSS (Vin or Vout) VDD.
Unused inputs must always be tied to an appropriate logic voltage level (e.g.,
either VSS or VDD). Unused outputs must be left open.
August, 2000 – Rev. 4
14538B
AWLYWW
1
16
TSSOP–16
DT SUFFIX
CASE 948F
14
538B
ALYW
1
16
14538B
SOIC–16
DW SUFFIX
CASE 751G
AWLYYWW
1
16
A
WL, L
YY, Y
WW, W
MC14538B
ALYW
1
= Assembly Location
= Wafer Lot
= Year
= Work Week
ORDERING INFORMATION
2. Maximum Ratings are those values beyond which damage to the device
may occur.
3. Temperature Derating:
Plastic “P and D/DW” Packages: – 7.0 mW/C From 65C To 125C
 Semiconductor Components Industries, LLC, 2000
1
16
SOEIAJ–16
F SUFFIX
CASE 966
Value
VDD
Parameter
MC14538BCP
AWLYYWW
SOIC–16
D SUFFIX
CASE 751B
MAXIMUM RATINGS (Voltages Referenced to VSS) (Note 2.)
Symbol
16
PDIP–16
P SUFFIX
CASE 648
1
Device
Package
Shipping
MC14538BCP
PDIP–16
2000/Box
MC14538BD
SOIC–16
48/Rail
MC14538BDR2
SOIC–16
2500/Tape & Reel
MC14538BDT
TSSOP–16
96/Rail
MC14538BDTR2
TSSOP–16 2500/Tape & Reel
MC14538BDW
SOIC–16
47/Rail
MC14538BDWR2
SOIC–16
1000/Tape & Reel
MC14538BF
SOEIAJ–16
See Note 1.
MC14538BFEL
SOEIAJ–16
See Note 1.
1. For ordering information on the EIAJ version of
the SOIC packages, please contact your local
ON Semiconductor representative.
Publication Order Number:
MC14538B/D
MC14538B
PIN ASSIGNMENT
VSS
1
16
VDD
CX/RXA
2
15
VSS
RESET A
3
14
CX/RXB
AA
4
13
RESET B
BA
5
12
AB
QA
6
11
BB
QA
7
10
QB
VSS
8
9
QB
BLOCK DIAGRAM
CX
4
5
1
A
B
RX
VDD
2
Q1
6
Q1
RESET
7
3
CX
15
A
12
VDD
14
Q2
B
11
RX
10
Q2
RESET
9
13
RX AND CX ARE EXTERNAL COMPONENTS.
VDD = PIN 16
VSS = PIN 8, PIN 1, PIN 15
ONE–SHOT SELECTION GUIDE
100 ns
MC14528B
MC14536B
MC14538B
1 µs
10 µs
100 µs
1 ms
10 ms
100 ms
1s
10 s
23 HR
5 MIN.
MC14541B
MC4538A*
*LIMITED OPERATING VOLTAGE (2 - 6 V)
TOTAL OUTPUT PULSE WIDTH RANGE
RECOMMENDED PULSE WIDTH RANGE
http://onsemi.com
2
MC14538B
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ELECTRICAL CHARACTERISTICS (Voltages Referenced to VSS)
– 55C
VDD
25C
125C
Symbol
Vdc
Min
Max
Min
Typ (4.)
Max
Min
Max
Unit
“0” Level
VOL
5.0
10
15
—
—
—
0.05
0.05
0.05
—
—
—
0
0
0
0.05
0.05
0.05
—
—
—
0.05
0.05
0.05
Vdc
“1” Level
VOH
5.0
10
15
4.95
9.95
14.95
—
—
—
4.95
9.95
14.95
5.0
10
15
—
—
—
4.95
9.95
14.95
—
—
—
Vdc
Input Voltage
“0” Level
(VO = 4.5 or 0.5 Vdc)
(VO = 9.0 or 1.0 Vdc)
(VO = 13.5 or 1.5 Vdc)
VIL
5.0
10
15
—
—
—
1.5
3.0
4.0
—
—
—
2.25
4.50
6.75
1.5
3.0
4.0
—
—
—
1.5
3.0
4.0
“1” Level
VIH
5.0
10
15
3.5
7.0
11
—
—
—
3.5
7.0
11
2.75
5.50
8.25
—
—
—
3.5
7.0
11
—
—
—
5.0
5.0
10
15
– 3.0
– 0.64
– 1.6
– 4.2
—
—
—
—
– 2.4
– 0.51
– 1.3
– 3.4
– 4.2
– 0.88
– 2.25
– 8.8
—
—
—
—
– 1.7
– 0.36
– 0.9
– 2.4
—
—
—
—
IOL
5.0
10
15
0.64
1.6
4.2
—
—
—
0.51
1.3
3.4
0.88
2.25
8.8
—
—
—
0.36
0.9
2.4
—
—
—
mAdc
Input Current, Pin 2 or 14
Iin
15
—
±0.05
—
±0.00001
±0.05
—
±0.5
µAdc
Input Current, Other Inputs
Iin
15
—
±0.1
—
±0.00001
±0.1
—
±1.0
µAdc
Input Capacitance, Pin 2 or 14
Cin
—
—
—
—
25
—
—
—
pF
Input Capacitance, Other Inputs
(Vin = 0)
Cin
—
—
—
—
5.0
7.5
—
—
pF
Quiescent Current
(Per Package)
Q = Low, Q = High
IDD
5.0
10
15
—
—
—
5.0
10
20
—
—
—
0.005
0.010
0.015
5.0
10
20
—
—
—
150
300
600
µAdc
Quiescent Current, Active State
(Both) (Per Package)
Q = High, Q = Low
IDD
5.0
10
15
—
—
—
2.0
2.0
2.0
—
—
—
0.04
0.08
0.13
0.20
0.45
0.70
—
—
—
2.0
2.0
2.0
mAdc
IT
5.0
10
Characteristic
Output Voltage
Vin = VDD or 0
Vin = 0 or VDD
(VO = 0.5 or 4.5 Vdc)
(VO = 1.0 or 9.0 Vdc)
(VO = 1.5 or 13.5 Vdc)
Output Drive Current
(VOH = 2.5 Vdc)
(VOH = 4.6 Vdc)
(VOH = 9.5 Vdc)
(VOH = 13.5 Vdc)
Vdc
Vdc
IOH
Source
(VOL = 0.4 Vdc)
(VOL = 0.5 Vdc)
(VOL = 1.5 Vdc)
Sink
Total Supply Current at an external
load capacitance (CL) and at
external timing network (RX, CX) (5.)
mAdc
IT = (3.5 x 10–2) RXCXf + 4CXf + 1 x 10–5 CLf
IT = (8.0 x 10–2) RXCXf + 9CXf + 2 x 10–5 CLf
IT = (1.25 x 10–1) RXCXf + 12CXf + 3 x 10–5 CLf
where: IT in µA (one monostable switching only),
where: CX in µF, CL in pF, RX in k ohms, and
where: f in Hz is the input frequency.
4. Data labelled “Typ” is not to be used for design purposes but is intended as an indication of the IC’s potential performance.
5. The formulas given are for the typical characteristics only at 25C.
http://onsemi.com
3
µAdc
MC14538B
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
SWITCHING CHARACTERISTICS (6.) (CL = 50 pF, TA = 25C)
Characteristic
Symbol
Output Rise Time
tTLH = (1.35 ns/pF) CL + 33 ns
tTLH = (0.60 ns/pF) CL + 20 ns
tTLH = (0.40 ns/pF) CL + 20 ns
tTLH
Output Fall Time
tTHL = (1.35 ns/pF) CL + 33 ns
tTHL = (0.60 ns/pF) CL + 20 ns
tTHL = (0.40 ns/pF) CL + 20 ns
tTHL
Propagation Delay Time
A or B to Q or Q
tPLH, tPHL = (0.90 ns/pF) CL + 255 ns
tPLH, tPHL = (0.36 ns/pF) CL + 132 ns
tPLH, tPHL = (0.26 ns/pF) CL + 87 ns
tPLH,
tPHL
All Types
VDD
Vdc
Min
Typ (7.)
Max
5.0
10
15
—
—
—
100
50
40
200
100
80
5.0
10
15
—
—
—
100
50
40
200
100
80
Unit
ns
ns
ns
5.0
10
15
—
—
—
300
150
100
600
300
220
5.0
10
15
—
—
—
250
125
95
500
250
190
5
10
15
—
—
—
—
—
—
15
5
4
µs
B Input
5
10
15
—
—
—
300
1.2
0.4
1.0
0.1
0.05
ms
A Input
5
10
15
Reset to Q or Q
tPLH, tPHL = (0.90 ns/pF) CL + 205 ns
tPLH, tPHL = (0.36 ns/pF) CL + 107 ns
tPLH, tPHL = (0.26 ns/pF) CL + 82 ns
Input Rise and Fall Times
Reset
Input Pulse Width
A, B, or Reset
ns
tr, tf
—
No Limit
tWH,
tWL
5.0
10
15
170
90
80
85
45
40
—
—
—
ns
Retrigger Time
trr
5.0
10
15
0
0
0
—
—
—
—
—
—
ns
Output Pulse Width — Q or Q
Refer to Figures 8 and 9
CX = 0.002 µF, RX = 100 kΩ
T
µs
5.0
10
15
198
200
202
210
212
214
230
232
234
CX = 0.1 µF, RX = 100 kΩ
5.0
10
15
9.3
9.4
9.5
9.86
10
10.14
10.5
10.6
10.7
ms
CX = 10 µF, RX = 100 kΩ
5.0
10
15
0.91
0.92
0.93
0.965
0.98
0.99
1.03
1.04
1.06
s
5.0
10
15
—
—
—
± 1.0
± 1.0
± 1.0
± 5.0
± 5.0
± 5.0
%
Pulse Width Match between circuits in
the same package.
CX = 0.1 µF, RX = 100 kΩ
100
[(T1 – T2)/T1]
6. The formulas given are for the typical characteristics only at 25C.
7. Data labelled “Typ” is not to be used for design purposes but is intended as an indication of the IC’s potential performance.
http://onsemi.com
4
MC14538B
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
OPERATING CONDITIONS
External Timing Resistance
RX
—
5.0
—
(8.)
kΩ
External Timing Capacitance
CX
—
0
—
No
Limit (9.)
µF
8. The maximum usable resistance RX is a function of the leakage of the capacitor CX, leakage of the MC14538B, and leakage due to board
layout and surface resistance. Susceptibility to externally induced noise signals may occur for RX > 1 MΩ..
9. If CX > 15 µF, use discharge protection diode per Fig. 11.
VDD
VDD
P1
RX
2 (14)
CX
+
C1
-
Vref1
1 (15)
ENABLE
+
C2
-
Vref2
ENABLE
R
Q
OUTPUT
LATCH
S
Q
N1
A
B
RESET
VSS
4 (12)
6(10)
7(9)
CONTROL
5 (11)
QR
S
3 (13)
RESET LATCH
QR
R
NOTE: Pins 1, 8 and 15 must
be externally grounded
Figure 1. Logic Diagram
(1/2 of DevIce Shown)
VDD
500 pF
0.1 µF
CERAMIC
ID
RX′
RX
VSS
Vin
CX′
CX
A
VSS
CX/RX
B
Q
RESET
Q
A′
Q′
B′
Q′
RESET′
20 ns
CL
20 ns
90%
CL
CL
Vin
CL
10%
VSS
Figure 2. Power Dissipation Test Circuit and Waveforms
http://onsemi.com
5
VDD
0V
MC14538B
VDD
INPUT CONNECTIONS
RX′
RX
VSS
PULSE
GENERATOR
PULSE
GENERATOR
VSS
CX/RX
A
PULSE
GENERATOR
B
Q
RESET
Q
A′
Q′
B′
Q′
RESET′
Reset
A
B
tPLH, tPHL, tTLH, tTHL,
T, tWH, tWL
VDD
PG1
VDD
tPLH, tPHL, tTLH, tTHL,
T, tWH, tWL
VDD
VSS
PG2
tPLH(R), tPHL(R),
tWH, tWL
PG3
PG1
PG2
* CL = 50 pF
CX′
CX
Characteristics
CL
CL
CL
CL
VSS
* Includes capacitance of probes,
wiring, and fixture parasitic.
PG1 =
NOTE: Switching test waveforms
for PG1, PG2, PG3 are shown
In Figure 4.
PG2 =
PG3 =
Figure 3. Switching Test Circuit
90%
10%
tTHL
50%
A
tTLH
tWH
B
tTHL
50%
50%
tPHL
50%
tTHL
tPLH
50%
90%
10%
50%
tTLH
tPHL
VDD
50%
tWL
tTLH
trr
tPHL
50%
tTHL
tPLH
90%
10%
50%
VDD
tPHL
90%
10%
tPLH
Q
tTLH
tTHL
RESET
T
VDD
90%
10%
tWL
Q
50%
50%
50%
1.0
0.8
TA = 25°C
RX = 100 kΩ
CX = 0.1 µF
0% POINT PULSE WIDTH
VDD = 5.0 V, T = 9.8 ms
VDD = 10 V, T = 10 ms
VDD = 15 V, T = 10.2 ms
0.6
0.4
0.2
0
NORMALIZED PULSE WIDTH CHANGE
WITH RESPECT TO VALUE AT VDD = 10 V (%)
RELATIVE FREQUENCY OF OCCURRENCE
Figure 4. Switching Test Waveforms
-4
-2
0
2
4
T, OUTPUT PULSE WIDTH (%)
RX = 100 kΩ
CX = 0.1 µF
2
1
0
1
2
5
Figure 5. Typical Normalized Distribution
of Units for Output Pulse Width
6
7
8
9
10
11
12
VDD, SUPPLY VOLTAGE (VOLTS)
13
14
Figure 6. Typical Pulse Width Variation as
a Function of Supply Voltage VDD
http://onsemi.com
6
15
MC14538B
TOTAL SUPPLY CURRENT ( µA)
1000
FUNCTION TABLE
Inputs
RX = 100 kΩ, CL = 50 pF
ONE MONOSTABLE SWITCHING ONLY
100
Reset
VDD = 15 V
10
5.0 V
10 V
1.0
0.1
0.001
0.1
1.0
10
Outputs
A
H
H
L
H
H
H
H
H
L
B
Q
Q
H
L
Not Triggered
Not Triggered
L, H,
L
H
L, H,
Not Triggered
Not Triggered
X
X
X
X
L
H
Not Triggered
100
OUTPUT DUTY CYCLE (%)
2
RX = 100 kΩ
CX = 0.1 µF
1
VDD = 15 V
VDD = 10 V
0
VDD = 5 V
-1
TYPICAL NORMALIZED ERROR
WITH RESPECT TO 25°C VALUE AT VDD = 10 V (%)
TYPICAL NORMALIZED ERROR
WITH RESPECT TO 25°C VALUE AT VDD = 10 V (%)
Figure 7. Typical Total Supply Current
versus Output Duty Cycle
3.0
2.0
1.0
0
-1.0
-2
RX = 100 kΩ
CX = .002 µF
VDD = 15 V
VDD = 10 V
-2.0
VDD = 5.0 V
-3.0
-60
-40
-20
0
20
40
60
80 100
TA, AMBIENT TEMPERATURE (°C)
120
140
-60
Figure 8. Typical Error of Pulse Width
Equation versus Temperature
-40
-20
0
20
40
60
80 100
TA, AMBIENT TEMPERATURE (°C)
120 140
Figure 9. Typical Error of Pulse Width
Equation versus Temperature
http://onsemi.com
7
MC14538B
THEORY OF OPERATION
1
3
4
A
2
B
5
RESET
CX/RX
Vref2
Vref2
Vref1
Vref2
Vref2
Vref1
Vref1
Vref1
Q
T
T
T
1
Positive edge trigger
4
Positive edge re–trigger (pulse lengthening)
2
Negative edge trigger
5
Positive edge re–trigger (pulse lengthening)
3
Positive edge trigger
Figure 10. Timing Operation
TRIGGER OPERATION
RETRIGGER OPERATION
The block diagram of the MC14538B is shown in
Figure 1, with circuit operation following.
As shown in Figure 1 and 10, before an input trigger
occurs, the monostable is in the quiescent state with the Q
output low, and the timing capacitor CX completely charged
to VDD. When the trigger input A goes from VSS to VDD
(while inputs B and Reset are held to VDD) a valid trigger is
recognized, which turns on comparator C1 and N–channel
transistor N1 ➀. At the same time the output latch is set. With
transistor N1 on, the capacitor CX rapidly discharges toward
VSS until Vref1 is reached. At this point the output of
comparator C1 changes state and transistor N1 turns off.
Comparator C1 then turns off while at the same time
comparator C2 turns on. With transistor N1 off, the capacitor
CX begins to charge through the timing resistor, RX, toward
VDD. When the voltage across CX equals Vref 2, comparator
C2 changes state, causing the output latch to reset (Q goes
low) while at the same time disabling comparator C2 ➁. This
ends at the timing cycle with the monostable in the quiescent
state, waiting for the next trigger.
In the quiescent state, CX is fully charged to VDD causing
the current through resistor RX to be zero. Both comparators
are “off” with total device current due only to reverse
junction leakages. An added feature of the MC14538B is
that the output latch is set via the input trigger without regard
to the capacitor voltage. Thus, propagation delay from
trigger to Q is independent of the value of CX, RX, or the duty
cycle of the input waveform.
The MC14538B is retriggered if a valid trigger occurs ➂
followed by another valid trigger ➃ before the Q output has
returned to the quiescent (zero) state. Any retrigger, after the
timing node voltage at pin 2 or 14 has begun to rise from
Vref 1, but has not yet reached Vref 2, will cause an increase
in output pulse width T. When a valid retrigger is initiated
➃, the voltage at CX/RX will again drop to Vref 1 before
progressing along the RC charging curve toward V DD. The
Q output will remain high until time T, after the last valid
retrigger.
RESET OPERATION
The MC14538B may be reset during the generation of the
output pulse. In the reset mode of operation, an input pulse
on Reset sets the reset latch and causes the capacitor to be
fast charged to VDD by turning on transistor P1 ➄. When the
voltage on the capacitor reaches Vref 2, the reset latch will
clear, and will then be ready to accept another pulse. It the
Reset input is held low, any trigger inputs that occur will be
inhibited and the Q and Q outputs of the output latch will not
change. Since the Q output is reset when an input low level
is detected on the Reset input, the output pulse T can be made
significantly shorter than the minimum pulse width
specification.
http://onsemi.com
8
MC14538B
Dx
POWER–DOWN CONSIDERATIONS
Large capacitance values can cause problems due to the
large amount of energy stored. When a system containing
the MC14538B is powered down, the capacitor voltage may
discharge from VDD through the standard protection diodes
at pin 2 or 14. Current through the protection diodes should
be limited to 10 mA and therefore the discharge time of the
VDD supply must not be faster than (V DD). (C)/(10 mA). For
example, if VDD = 10 V and CX = 10 µF, the VDD supply
should discharge no faster than (10 V) x (10 µF)/(10 mA) =
10 ms. This is normally not a problem since power supplies
are heavily filtered and cannot discharge at this rate.
When a more rapid decrease of VDD to zero volts occurs,
the MC14538B can sustain damage. To avoid this possibility
use an external clamping diode, DX, connected as shown in
Fig. 11.
VSS
Cx
Rx VDD
VDD
Q
Q
RESET
Figure 11. Use of a Diode to Limit
Power Down Current Surge
TYPICAL APPLICATIONS
CX
RX
CX
RX
VDD
RISING-EDGE
TRIGGER
A
Q
B
Q
VDD
RISING-EDGE
A
TRIGGER
B
Q
Q
B = VDD
RESET = VDD
CX
RESET = VDD
CX
RX
VDD
VDD
A = VSS
Q
B
FALLING-EDGE
TRIGGER
RX
Q
A
Q
FALLING-EDGE
TRIGGER
B
Q
RESET = VDD
RESET = VDD
Figure 12. Retriggerable
Monostables Circuitry
Figure 13. Non–Retriggerable
Monostables Circuitry
NC
A
B
CD
VDD
Q
NC
Q
NC
VDD
Figure 14. Connection of Unused Sections
http://onsemi.com
9