Download Усанов Работа 0 ПЛИСЫ

САНКТ – ПЕТЕРБУРГСКИЙ ГОСУДАРСТВЕННЫЙ ПОЛИТЕХНИЧЕСКИЙ
УНИВЕРСИТЕТ
Институт физики, нанотехнологий и телекоммуникаций
Высшая школа прикладной физики и космических технологий
ОТЧЕТ
О ЛАБОРАТОРНОЙ РАБОТЕ №0
Создание и тестирование источника ШИМ сигнала
Выполнил
___________________А.В. Усанов
подпись, дата
Преподаватель
___________________ И.М. Пятак
подпись, дата
Санкт - Петербург 2025 г.
Реферат
Отчет 8 с., 4 рис.
ШИМ, XILINX VIVADO, VERILOG, МОДЕЛИРОВАНИЕ, ТРАНСЛЯЦИЯ
Объектом исследования является модуль источника ШИМ сигнала.
Цель работы — разработка и моделирование схемы ШИМ устройства для управления
яркостью светодиода.
Проводилось поведенческое моделирование, трансляция и маппирование.
2
Содержание
1
2.
3.
4.
Введение
Разработка и тестирование источника ШИМ сигнала
Заключение
Список использованных источников
3
стр.
4
4
7
8
Обозначения и сокращения
ПЛИС – Программируемая логическая интегральная схема
ШИМ – Широтно-импульсная модуляция
RTL – Register-transfer level (Уровень регистровых передач)
1 Введение
В данном отчете рассмотрена разработка и проверка работоспособности источника
ШИМ сигнала. Проведено поведенческое RTL моделирование, логический синтез,
трансляция и маппирование.
2 Разработка и тестирование источника ШИМ сигнала
Для создания источника ШИМ, был создан проект и RTL описание этого
устройства в программном пакете Xilinx Vivado. В качестве ПЛИС использовалось
устройство xc7a35tcsg324-1. На рисунке 1 представлено окно проекта с открытой вкладкой
описания ШИМ устройства справа. В листинге 1 представлено RTL описание ШИМ
устройства.
Рисунок 1 – Окно проекта
4
Листинг 1 – RTL описание источника ШИМ сигнала
`timescale 1ns / 1ps
module PWM(clk, reset, LED);
input clk, reset;
output LED;
reg [26:0] cnt;
reg [3:0] pwm_cnt;
//Input counter
always @(posedge clk)
if (reset)
cnt <= 27'd0;
else
cnt<=cnt+27'd1;
wire [3:0] pwm_inp = cnt[26] ? ~cnt[25:22]: cnt[25:22];
//PWM comparator
always @(posedge clk)
if (reset)
pwm_cnt <= 4'd0;
else
pwm_cnt <= pwm_cnt + 4'd1;
assign LED = (pwm_cnt<pwm_inp);
endmodule
Этот модуль формирует на своём выходе плавно нарастающий и убывающий по
скважности ШИМ сигнал, позволяющий плавно управлять яркостью светодиода. Счётчик
pwm_cnt определяет текущий цикл ШИМ, а pwm_inp генерирует треугольный сигнал для
сравнения. Когда pwm_cnt < pwm_inp, на выходе модуля возникает 1, включая светодиод.
Чем больше pwm_inp, тем дольше горит светодиод в каждом цикле. Из-за высокой частоты
сигнала мерцания становятся не видны, и наблюдатель видит, как светодиод светится с
меняющейся яркостью.
Далее был добавлен модуль тестовых воздействий, для проверки
функционирования разработанного ШИМ источника. В листинге 2 представлено его RTL
описание.
Листинг 2 – RTL описание модуля тестовых воздействий
`timescale 1ns / 1ps
module PWM_TB;
reg clk, reset;
wire LED;
PWM uut (.clk(clk), .LED(LED), .reset(reset));
initial
begin
clk = 1'd0;
reset = 1'd1;
#1;
reset = 1'd0;
end
initial
forever #0.001 clk = ~clk;
endmodule
5
Модуль тестовых воздействий генерирует тактовый сигнал с частотой 500 ГГц. В
начале он сбрасывает состояние тестируемого модуля. С помощью этого модуля можно
анализировать сигнал на выходе тестируемого ШИМ-устройства.
После того как все модули были описаны, было проведено поведенческое RTL
моделирование, результат которого представлен на рисунке 2. Видно, что ширина импульса
меняется во времени.
Рисунок 2 – Результат поведенческого моделирования
Далее был проведён логический синтез, включающий трансляцию и маппирование.
Трансляция создаёт логическую схему, в соответствии с описанием модуля, а
маппирование – сопоставляет логические элементы из трансляции с физически
существующими элементами выбранной ПЛИС.
На рисунке 3 представлен результат трансляции – логическая схема, а на рисунке
4 – результат маппирования.
Рисунок 3 – Результат трансляции
6
Рисунок 4 – Результат маппирования
Видно значительное изменение схемы после маппирования. Это обусловлено
наличием или отсутствием на выбранной ПЛИС необходимых вычислительных блоков.
Таким образом, элементы логической схемы на рисунке 3 были преобразованы в наборы
блоков и их соединений, которые физически присутствуют в устройстве.
3 Заключение
Проведена разработка и компьютерное моделирование источника ШИМ сигнала.
Было создано RTL описание модуля ШИМ-устройства и модуля тестовых
воздействий для него. Было проведено поведенческое моделирование, логический синтез:
трансляция и маппирование. Результаты компьютерного моделирования подтверждают
работоспособность устройства.
7
4 Список использованных источников
1 Samir Palnitkar, Verilog HDL: A Guide to Digital Design and Synthesis, 2nd Ed.: - Chapter 1,
Chapter 2, Chapter 14.1-14.2
2 https://reference.digilentinc.com/vivado/getting_started/start
8